Свойства пар тестовых наборов, обнаруживающих неисправности задержек путей в логических схемах VLSI высокой производительности

Одиночная неисправность задержки пути схемы сведена к неисправности соответствующей пути буквы ЭНФ, действующей в течение времени задержки пути. На основе анализа ЭНФ схемы выявлены свойства пар робастных и неробастных тестовых наборов. Показаны возможности сокращения длины проверяющего теста для неисправностей задержек путей.

Статья представлена к публикации членом редколлегии: П. Ю. Чеботарев