Разработка функциональных тестов RISK-микропроцессоров

Рассмотрены известные модели и концепции функционального тестирования микропроцессоров. Отмечены основные особенности RISC-архитектуры, благоприятствующие применению эффективных подходов к тестированию аппаратуры. На основе концепции детальной функциональной декомпозиции разработана последовательность действий, выполняемых при синтезе тестовых процедур. Особое внимание уделено проверке оборудования управления. Показано, что специфика RISC-архитектуры дает возможность построить эффективные алгоритмы тестирования на архитектурном уровне. Разработанные процедуры позволяют обнаружить большинство дефектов схем управления опосредованно через оборудование обработки и запоминания данных, не затрагивая деталей реализации аппаратуры управления.

Статья представлена к публикации членом редколлегии: В. В. Кульба