Задача одновременного размещения и маршрутизации при проектировании интегральных схем

Предложен эффективный эвристический подход к решению задачи, возникающей при проектировании чипа (интегральной схемы), который объединяет стадию размещения логических элементов чипа со стадией детальной маршрутизации и при этом минимизирует как критическую (максимальную) задержку, так и площадь чипа, необходимую для маршрутизации.

Статья представлена к публикации членом редколлегии: А. П. Уздемир