Аннотация:
Предлагается система встроенного тестирования цифровых схем, в которой используется неполное дублирующее устройство (ДУ). ДУ является менее сложной схемой по сравнению с проверяемым устройством (ПУ). Тестовая система настраивается на ПУ за счет выбора наиболее подходящего ДУ. Это позволяет осуществлять проверку на короткой тестовой последовательности, схема сжатия ответов при этом может быть построена на базе одного триггера. Предлагается тестируемая реализация ПУ на основе программируемых логических матриц (ПЛМ) И – ИСКЛЮЧАЮЩЕЕ ИЛИ, обеспечивающая высокую достоверность проверки при обнаружении одиночных неисправностей узлов матриц ПЛМ.