Верификация проектов и построение тестов контроля СБИС на уровне RTL

Предлагается метод верификации проектов и направленного построения тестов контроля СБИС, представленных на уровне RTL на языке VHDL. Задача построения тестов и верификации проектов решается на основе КНФ – выполнимости некоторой системы булевых функций.

Статья представлена к публикации членом редколлегии: П. П. Пархоменко