Построение тестов цифровых схем при помощи модели альтернативных графов

Применяются альтернативные графы для описания цифровых устройств при генерировании для них тестов. Приводятся методы синтеза графов для заданной цифровой схемы. Предлагается метод синтеза парных тестов для проверки исправности путей комбинационной схемы. Рассматриваются возможности применения модели для синтеза тестов цифровых схем на уровне модулей.