Построение тестов для сетей из интегральных схем

Рассматриваются сети, элементами которых являются синхронные автоматы. Предполагается заданной некоторая последовательность векторов в четырехзначном (семизначном) алфавите, поступающая на входы сети. Ставится задача построения теста для данной неисправности путем доопределения членов этой последовательности. Развивается процедура моделирования в четырехзначном (семизначном) алфавите. Результаты моделирования используются для определения начальных отрезков данной последовательности, на которых возможно обнаружение неисправности, и для получения более простых комбинационных эквивалентов, соответствующих отрезкам. Использование результатов моделирования позволяет сократить перебор при поиске теста для данной неисправности.