RUS  ENG
Полная версия
ЖУРНАЛЫ // Информатика и её применения // Архив

Информ. и её примен., 2021, том 15, выпуск 4, страницы 65–71 (Mi ia758)

Эта публикация цитируется в 1 статье

Базис реализации сбоеустойчивых электронных схем

И. А. Соколовa, Ю. А. Степченковa, Ю. Г. Дьяченкоa, Ю. В. Рождественскийa, А. Н. Каменскихb

a Федеральный исследовательский центр «Информатика и управление» Российской академии наук
b Пермский национальный исследовательский политехнический университет

Аннотация: Исследуется устойчивость самосинхронных (СС) и синхронных схем к логическим сбоям (ЛС), которые могут вызвать нарушения режима работы системы управления сложным техническим устройством. Предлагается использование сбоеустойчивого СС-кодирования, рассматривающего антиспейсерное состояние как второе состояние спейсера, что позволяет повысить уровень сбоеустойчивости СС-схем. Количественные оценки в первом приближении показывают явное (в 2,0–4,7 раза) преимущество СС-схемы в сравнении с синхронным аналогом по уровню сбоеустойчивости. Использование модифицированного С-элемента Маллера для реализации разряда регистра ступени конвейера увеличивает это преимущество до уровня 2,2–5,4 раза. Благодаря этому СС-схемы становятся предпочтительным базисом для реализации сбоеустойчивых электронных схем для систем управления сложными техническими устройствами.

Ключевые слова: синхронные схемы, самосинхронные схемы, логический сбой, сбоеустойчивость, конвейер, индикация завершения переключения, вероятностная оценка.

Поступила в редакцию: 19.09.2021

DOI: 10.14357/19922264210409



© МИАН, 2024