Аннотация:
В работе исследуется задача формальной верификации (математически строгой проверки правильности) диаграмм цифровых сигналов, используемых на практике на ранних стадиях разработки микроэлектронных цифровых устройств (цифровых схем).
Отправной точкой разработки схемы, согласно современным методам проектирования, является её описание на каком-либо высокоабстрактном языке описания аппаратуры (hardware description language, HDL).
Обязательным этапом разработки HDL-кода схемы является отладка этого кода, схожая по устройству и важности с отладкой программ.
Один из популярных способов отладки HDL-кода основан на получении и проверке правильности диаграммы сигналов, то есть совокупности графиков сигналов:
функций, описывающих изменение значений в выделенных местах схемы в реальном времени.
В работе предлагаются математические средства автоматизации проверки правильности таких диаграмм, основанные на понятиях и методах верификации систем относительно формул темпоральных логик и учитывающие такие характерные особенности сигналов в HDL и соответствующих свойств правильности диаграмм в неформальном смысле, как реальное время, троичность и наличие точек фронтов.
Троичность сигнала означает, что наряду с основными логическими значениями 0 и 1 сигнал может принимать и неопределённое значение:
одно из значений 0 и 1, но неизвестно или неважно, какое именно.
Точкой фронта называется момент изменения значения сигнала.
В работе предлагаются понятия, утверждения и алгоритмы, предназначенные для формализации и решения задачи верификации диаграмм сигналов:
определения сигналов и диаграмм, учитывающие упомянутые характерные особенности сигналов;
темпоральная логика, предназначенная для описания свойств диаграмм сигналов, и соответствующая постановка задачи верификации диаграмм;
метод решения предлагаемой задачи верификации, основанный на сведении к задачам преобразования и анализа сигналов;
соответствующий алгоритм верификации диаграмм с обоснованием корректности и “приемлемой” оценкой сложности.