Комбинированное кодирование в элементах программируемых логических интегральных схем

Рассматривается комбинированное кодирование переменных логического элемента LUT (Lookup Table) и настроек мультиплексора — коммутатора связей межсоединений (мультиплексора маршрутизации) программируемых логических интегральных схем (ПЛИС) типа FPGA (Field-Programmable Gate Array). Предлагаемый метод комбинирования позиционного и унитарного кодирования позволяет снизить временную задержку вычисления логической функции при заданных аппаратных ограничениях либо уменьшить аппаратные затраты коммутатора связей при ограничениях на временную задержку. Описываются модель такого кодирования и метод синтеза соответствующего элемента, приводятся оценки сложности в числе транзисторов и результаты схемотехнического и топологического моделирования. Моделирование подтверждает работоспособность предлагаемого элемента. Анализ показывает эффективность принятого подхода по сложности в числе транзисторов и площади кристалла, временной задержке и потребляемой мощности. Разработанный элемент с комбинированным кодированием позволяет существенно снизить временную задержку при вычислении функций большого числа переменных и затраты конфигурационной памяти межсоединений.