Особенности реализации анализатора сетевого трафика с целью обнаружения вредоносного исполнимого кода на реконфигурируемом вычислителе

Рассмотрен один из методов улучшения существующего алгоритма фильтрации вредоносного сетевого трафика для использования на высокоскоростных каналах передачи данных. Алгоритм Racewalk используется как базовый. Главная идея улучшения состоит в переносе части вычислений на специализированное устройство. Приведены результаты экспериментального тестирования на оборудовании с FPGA (field-programmable gate array — прграммируемая пользователем вентильная матрица) Virtex 6 для канала с пропускной способностью 1 Гбит/с, которые дают основание полагать, что данный метод можно применять для более скоростных интерфейсов.