RUS  ENG
Полная версия
ЖУРНАЛЫ // Системы и средства информатики // Архив

Системы и средства информ., 2021, том 31, выпуск 3, страницы 113–122 (Mi ssi786)

Аппаратная реализация рекуррентного обработчика сигналов

Ю. А. Степченков, Н. В. Морозов, Ю. Г. Дьяченко, Д. В. Хилько

Федеральный исследовательский центр «Информатика и управление» Российской академии наук

Аннотация: Представлены результаты аппаратной реализации гибридной многоядерной архитектуры рекуррентного сигнального процессора (ГМАРСП) в виде VHDL-модели уровня регистровых передач и ее апробации в виде макетного образца на отладочной плате с программируемой логической интегральной схемой (ПЛИС) Intel Arria10. Гибридная многоядерная архитектура рекуррентного сигнального процессора состоит из ведущего фон-неймановского процессора, реализующего управляющий уровень архитектуры, и потокового процессора с четырьмя вычислительными секциями на операционном уровне архитектуры. Аппаратная модель ГМАРСП представляет собой совокупность программной или аппаратной реализации управляющего процессора (УП) и VHDL-модели операционного уровня ГМАРСП. Программная реализация УП предоставляется системой Quartus автоматизированного проектирования цифровых СБИС на ПЛИС фирмы Intel. Аппаратную реализацию УП в виде двухъядерного процессора Cortex-A9 обеспечивает ПЛИС на отладочной плате.

Ключевые слова: рекуррентный сигнальный процессор, гибридная многоядерная архитектура, VHDL-модель, ПЛИС.

Поступила в редакцию: 25.06.2021

DOI: 10.14357/08696527210310



© МИАН, 2024