Замена синхронных триггеров самосинхронными аналогами в процессе десинхронизации схемы

Самосинхронные (СС) цифровые схемы обладают рядом преимуществ в сравнении с синхронными аналогами и становятся перспективным базисом для реализации надежных вычислительных систем, эксплуатируемых в экстремальных условиях. Отсутствие эффективных средств автоматизированного синтеза СС-схем, удобных для использования разработчиками, обученными работе с системами автоматизированного проектирования синхронных схем, в значительной мере тормозит внедрение СС-схем в практику разработки цифровых схем. Подход к синтезу СС-схем, основанный на преобразовании исходного синхронного Verilog-описания алгоритма работы схемы в СС-реализацию по формализованным правилам в автоматическом режиме с минимальным интерактивным участием разработчика, обеспечивает быстрое получение СС-решения с приемлемыми характеристиками и не требует от проектировщика глубоких познаний в области самосинхроники. Он опирается на базовые принципы построения СС-схем и эвристические методы их разработки. Один из важных и неоднозначных этапов проектирования СС-схем в этом подходе — замена синхронных триггеров их СС-аналогами. Для этого предлагается использовать метод замены синхронного триггера его СС-аналогом с помощью табличного формализованного соответствия на базе готовой библиотеки СС-триггеров и анализа окружения триггера.