Методика десинхронизации при синтезе самосинхронных схем

Самосинхронные (СС) цифровые схемы обладают несомненными преимуществами в сравнении с синхронными аналогами. Однако синтез СС-схем в настоящее время требует от пользователя глубоких познаний в области СС-схемотехники, поскольку уровень его автоматизации еще далек от уровня, достигнутого в промышленных системах автоматизированного проектирования (САПР) синхронных схем, и ориентирован на задание поведения синтезируемой схемы в специфичных форматах. Проектирование СС-схем более трудоемко и специфично в сравнении с синхронными схемами из-за необходимости соблюдения строгих принципов их реализации. Важный этап синтеза СС-схемы из исходного Verilog-описания синхронной схемы — десинхронизация, которая обеспечивает абстрагирование от глобального тактового сигнала и подготовку к использованию асинхронного запрос-ответного взаимодействия. Статья рассматривает методику ее реализации и принципы формализации, обеспечивающие корректное построение СС-схемы на основе эвристических алгоритмов определения взаимосвязи функциональных блоков (ФБ) в составе синтезируемой схемы и организации их взаимодействия в строгом соответствии с дисциплиной работы СС-схемы.