RUS  ENG
Полная версия
ЖУРНАЛЫ // Труды института системного программирования РАН // Архив

Труды ИСП РАН, 2020, том 32, выпуск 2, страницы 61–80 (Mi tisp499)

Implementation of memory subsystem of cycle-accurate application-level simulator of the Elbrus microprocessors

[Реализация подсистемы памяти в рамках потактово-точного симулятора уровня приложений микропроцессоров архитектуры «Эльбрус»]

P. A. Poroshinab, D. V. Znamenskiyc, A. N. Meshkovbc

a Moscow Institute of Physics and Technology (National Research University)
b INEUM
c MCST

Аннотация: Производительность современных микропроцессоров существенно зависит от устройства их подсистемы памяти. Таким образом, программная модель подсистемы памяти является ключевым компонентом потактово-точных симуляторов, и качество этой модели в значительной степени определяет итоговую точность моделирования всего микропроцессора. Данная статья посвящена потактово-точному симулятору уровня приложений, специализированного на моделировании микропроцессоров архитектуры «Эльбрус». В статье дано описание общей структуры рассматриваемого потактово-точного симулятора. Вслед за этим описаны программная модель подсистемы памяти и особенности ее интеграции как части потактово-точного симулятора. Далее изложены результаты оценки точности разработанного потактово-точного симулятора на наборе тестов SPEC CPU2006 и проведен анализ ошибок моделирования. Завершает статью сравнение производительности симуляторов микропроцессоров «Эльбрус» различных типов.

Ключевые слова: архитектура “Эльбрус”, подсистема памяти, кэш-память, потактово-точный симулятор, микропроцессор, симулятор уровня приложений, SPEC CPU2006.

Язык публикации: английский

DOI: 10.15514/ISPRAS-2020-32(2)-6



© МИАН, 2024