|
|
|
|
Библиографический список
|
|
| |
| 1. |
Pomeranz I., Reddy S. M., “On the generation of small dictionaries for fault location”, Proc. of the 1992 IEEE/ACM Intern. Conf. on Computer-Aided design
(ICCAD '92). Los Alamitos, CA, USA, 1992, 272–279 |
| 2. |
Arslan B., Orailoglu A., “Fault dictionary size reduction through test response superposition”, Proc. of the 2002 IEEE Intern. Conf. on Computer Design: VLSI in
Computers (ICCD'02). Washington, DC, USA, 2002, 480–485 |
| 3. |
Boppana V., Hartanto I., Fuchs W. K., “Full fault dictionary storage based on labeled tree encoding”, Proc. of 14th VLSI Test Symposium. Washington, DC, USA, 1996, 174–179 |
| 4. |
Abramovici M., Breuer M. A., Friedman A. D., Digital Systems Testing and Testable Design, Computer Science Press, Inc., N.Y., 1996 |
| 5. |
Ярмолик В. Н., Контроль и диагностика цифровых узлов ЭВМ, Наука и техника, Минск, 1988 |
| 6. |
Ryan P. G., Fuchs W. K., Pomeranz I., “Fault dictionary compression and equivalence class computation for
sequential circuits”, Proc. of IEEE Intern. Conf. on Computer-Aided Design (ICCAD'93). Los
Alamitos, CA, USA, 1993, 508–511 |
| 7. |
Boppana V., Fuchs W. K., “Fault dictionary compaction by output sequence removal”, Proc. of the 1994 IEEE/ACM Intern. Conf. on Computer-aided design
(ICCAD '94). Los Alamitos, CA, USA, 1994, 576–579 |
| 8. |
Chess B., Larrabee T., “Creating small fault dictionaries”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and
Systems, 18:3 (1999), 346–356   |
| 9. |
Малышенко Ю. В., Раздобре А. Х., “Метод сокращения объема диагностической информации, используемой для
поиска неисправностей”, Автоматика и телемеханика, 1977, № 4, 160–164  |
| 10. |
Сперанский Д. В., Шатохина Н. К., “Методы оптимизации диагностической информации”, Теоретические проблемы кибернетики, Изд-во Сарат. ун-та, Саратов, 1986, 129–132 |
| 11. |
Чипулис В. П., “Методы минимизации разрешающей способности и диагностической информации”, Автоматика и телемеханика, 1975, № 3, 133–141  |
| 12. |
Чипулис В. П., “Исследование диагностической информации при контроле и поиске
неисправностей дискретных устройств”, Автоматика и телемеханика, 1975, № 8, 150–157 |
| 13. |
Чипулис В. П., “Методы предварительной обработки и формы задания диагностической
информации для поиска неисправностей дискретных устройств”, Автоматика и телемеханика, 1977, № 4, 165–175 |
| 14. |
Сперанский Д. В., Шатохина Н. К., “Приближенные методы решения задач оптимизации глубины диагностирования
дискретных устройств”, Многопроцессорные вычислительные структуры, 7(XIV), Изд-во Таганр. радиотехн. ин-та, Таганрог, 1985, 70–72 |
| 15. |
Вознесенский С. С., Раздобреев А. Х., “Трудоемкость поиска неисправностей как критерий качества при сокращении
объема диагностической информации”, Электронное моделирование, 1980, № 4, 83–86 |
| 16. |
Барашко А. С., Скобцов Ю. А., Сперанский Д. В., Моделирование и тестирование дискретных устройств, Наук. думка, Киев, 1992  |
| 17. |
Сперанский Д. В., “Об одном подходе к решению задач сокращения объема диагностической
информации”, Автоматика и телемеханика, 1984, № 3, 151–160 |
| 18. |
Шаршунов С. Г., “Особенности диагноза технического состояния многовыходных объектов
с использованием таблиц неисправностей”, Автоматика и телемеханика, 1973, № 12, 161–168 |
| 19. |
Quinlan J. R., C4.5: programs for machine learning, Morgan Kaufmann Publishers Inc., San Francisco. CA, USA, 1993  |
| 20. |
Brglez F., Bryan D., Kozminski K., “Combinational profiles of sequential benchmark circuits”, Proc. of Intern. Symposium on Circuits and Systems. Portland, OR, USA, 1989, 1929–1934 |
| 21. |
Niermann T., Patel J., “HITEC: a test generation package for sequential circuits”, Proc. of European Design Automation Conf. Los Alamitos, CA, USA, 1991, 214–218 |
