Аннотация:
В лекции для анализа динамики сигналов в асинхронных цифровых схемах на риски сбоя вводится в булеву алгебру параметр "время' посредством замены логических операций арифметическими. Рассмотрен пример построения сигналов, проходящих через логические элементы, с использованием описанного математического аппарата, а также новый подход к минимизации булевых функций.
Список литературы
Pchelintsev A.N., “The failure risk analysis of digital circuits”, 2013, arXiv: 1303.4051