Моделирование стратегий доступа с обратной связью к общей памяти многопроцессорных систем

Рассматривается многопроцессорная иерархическая архитектура, в которой станции, образуемые процессорными модулями, связанными общей шиной, в свою очередь, соединяются посредством системы колец. Для доступа процессора к удаленному модулю памяти (МП) процессор передает свой запрос по системе связи. Если требуемый МП оказывается занят, этот запрос отвергается и, таким образом, время работы системы связи оказывается потраченным зря.
С целью снижения этих потерь времени работы общей шины в многопроцессорной станции в статье предлагаются и моделируются стратегии с обратной связью для управления доступом к общей памяти. Используя аппарат теории очередей и метод анализа равновесного состояния, для обобщенной стратегии с обратной связью разрабатываются приближенная модель и метод ее анализа, основанные на реалистичных допущениях и позволяющие оценивать эффективность этой обобщенной стратегии с минимальными вычислительными затратами.