Параллельный цифровой сеточный процессор и анализ устойчивости переходных процессов в логической сети процессора

Излагается принцип построения цифрового процессора, входящего в состав вычислительной системы и предназначенного для решения разностными методами задач с частными производными второго порядка. Сеточный процессор реализует фиксированный разностный оператор. Предлагается метод исследования устойчивости переходных процессов в логической сети процессора, основанный на использовании методов теории устойчивости к разностным схемам. Рассмотрены способы обеспечения устойчивости переходных процессов для синхронной и асинхронной логической сети.