“Многоэтажная” архитектура процессора

В многозадачных вычислительных системах, в том числе системах реального времени, существует проблема разделения и взаимной защиты наличных ресурсов центрального процессора и оперативной памяти между задачами. Предлагаемая ниже “многоэтажная” архитектура процессора дает возможность эффективного разделения ресурсов процессора между задачами и их взаимной защиты, совмещенного с механизмом мгновенного переключения задач на основе памяти состояний и контекстов, предложенной в [1].