Efficiency analysis of high-level synthesis tools for hardware implementation of sorting algorithms

Статья посвящена исследованию эффективности средств высокоуровневого синтеза компании Xilinx, пакета Vivado HLS версии 2019.2, для создания аппаратной реализации алгоритмов сортировки. Актуальность создания аппаратной реализации алгоритмов сортировки определяется современными подходами к построению высокопроизводительных гетерогенных вычислительных систем и современными критериями эффективности таких систем: отношению производительности к энергопотреблению и отношению реальной производительности к пиковой производительности. Проведен сравнительный анализ реализации выбранных алгоритмов сортировки на универсальном процессоре и на базе СБИС ПЛ компании Xilinx. Рассмотрены подходы и способы оптимизации описания алгоритмов и управления пакетом Vivado HLS для достижения оптимальных показателей эффективности полученных аппаратных решений. Показано, что основной выигрыш в производительности дает возможность частичного распараллеливания процесса обработки исходных массивов, что достигается как настройками средства проектирования – пакета Vivado HLS, выбранным стилем описания, так и особенностями алгоритма сортировки, выбранного для аппаратной реализации.