Оптимизация разрядной сетки вычислительных блоков в устройствах цифровой обработки сигналов

В статье рассмотрены основные подходы к оптимизации ЦОС-устройств, реализуемых на программируемых логических интегральных схемах.
Для оптимизации сложных проектов предлагается эффективное моделирование проекта будущего ЦОС-устройства с возможностью «динамического» изменения длины разрядной сетки отдельных вычислительных устройств.