RUS  ENG
Полная версия
ЖУРНАЛЫ // Системы и средства информатики // Архив

Системы и средства информ., 2014, том 24, выпуск 1, страницы 46–60 (Mi ssi327)

Параллелизм в микропроцессорах

А. К. Горшенинab, С. В. Замковецab, В. Н. Захаровb

a Московский государственный технический университет радиотехники, электроники и автоматики
b Институт проблем информатики Российской академии наук

Аннотация: Производительность работы микропроцессора в значительной мере определяется степенью организации параллельной работы различных блоков. Рассмотрены основные возможности распараллеливания работы микропроцессора. Для параллельной обработки команд используется конвейерный метод, для параллельной обработки данных применяется архитектура SIMD (Single Instruction – Many Data, одна команда – много данных). Реализованный метод распараллеливания на уровне потоков послужил основой для создания многоядерных микропроцессоров. Основу многоядерного микропроцессора составляет один или несколько мощных процессоров, окруженных множеством вспомогательных ядер, которые предназначены для более эффективной обработки сложных мультимедийных приложений в многопоточном режиме. Архитектуры с поддержкой многопроцессорной обработки на уровне кристалла (chip-level multiprocessing, CMP) представляют будущее микропроцессоров, потому что такие архитектуры позволяют достичь огромных уровней производительности при более приемлемых тактовых частотах благодаря параллельному выполнению множества операций.

Ключевые слова: архитектура микропроцессора; распараллеливание; конвейер (pipeline); суперскалярный микропроцессор; архитектура MMX и SSE; Hyper-Threading; многоядерные процессоры.

Поступила в редакцию: 28.02.2014

DOI: 10.14357/08696527140102



Реферативные базы данных:


© МИАН, 2024